アップル A10チップはTSMC16nmプロセスで製造

アップルのiPhone7に搭載されているA10チップは、当初TSMCの10nmプロセスで製造されると予想されていました。
ところが実際にチップを分解した結果、16nmプロセスで製造されていることが判明しました。
A10チップはトランジスタ数で33億、面積は125mm2でした。
A9チップは、トランジスタ数で20億、面積は104.5mm2だったので、20%面積が増加したことになります。

このままだとチップ単価が上昇しますが、アップルはTSMCのinFOパッケージング技術を採用することで、パッケージの厚さを薄くしたようです。
この技術を適用すると、PCBが不要となりコストカットができます。

trans-die-level

[ソース:chipworks]

Pocket

Leave a commen

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です